This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-295693

(43)Date of publication of application: 10.11.1995

(51)Int.CI.

G06F 1/26 G06F 13/14

(21)Application number: 07-080452

(71)Applicant: ADVANCED MICRO DEVICDS INC

(22)Date of filing:

05.04.1995

(72)Inventor: WISOR MICHAEL T

O'BRIEN RITA M

(30)Priority

Priority number: 94 223770

Priority date: 06.04.1994


Priority country: US

(54) POWER MANAGEMENT UNIT, COMPUTER SYSTEM, AND METHOD FOR ACCESSING PLURAL COMPONENT REGISTERS IN THE POWER MANAGEMENT UNIT OF COMPUTER SYSTEM

(57)Abstract:

PURPOSE: To provide a power management unit including a plurality of component registers used to store configuration information to set various operational parameters of the power management unit.

CONSTITUTION: A program register 12 is mapped in the configuration space of the computer system and used for storing an I/O address setting value of an index register 126. The program register 124 is written for initial setting of the power management unit and relates to a prescribed default. When the program register 124 is set once by an I/O address of the index register 126 and the access to the component register is attained by writing at first an offset to the index register 126. Then, configuration data are written in/read from the component register designated by executing a proper cycle to an address of the component register mapped at a location by one preceding word by the index register 126.



(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-295693

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.⁶

庁内整理番号 設別記号

FΙ

技術表示箇所

G06F 1/26

13/14

310 H 7368-5B

1/ 00 G06F

334 H

審査請求 未請求 請求項の数17 OL (全 7 頁)

(21)出願番号

特願平7-80452

(22)出願日

平成7年(1995)4月5日

(31)優先権主張番号 223770

(32)優先日

1994年4月6日

(33)優先権主張国

米国 (US)

(71)出顧人 591016172

アドバンスト・マイクロ・ディバイシズ・

インコーポレイテッド

ADVANCED MICRO DEVI

CES INCORPORATED

アメリカ合衆国、94088-3453 カリフォ

ルニア州、サニィペイル、ピィ・オゥ・ボ

ックス・3453、ワン・エイ・エム・ディ・

プレイス(番地なし)

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内 (54) 【発明の名称】 の複数個の構成レジスタをアクセスする方法

(57)【要約】

【目的】 電力管理ユニットの様々なオペレーショナル パラメータを設定する構成情報を記憶する複数個の構成 レジスタを含む電力管理ユニットを提供する。

【構成】 プログラムレジスタ124は、コンピュータ システムの構成空間内にマッピングされ、インデックス レジスタ126のI/Oアドレス設定値を記憶するのに 用いられる。プログラムレジスタは、電力管理ユニット の初期設定の間に書込まれ、所定のデフォルト値と関連 され得る。一旦プログラムレジスタがインデックスレジ スタのI/Oアドレス値で設定されると、構成レジスタ へのアクセスはインデックスレジスタにオフセット値を 最初に書込むことによって達成される。その後構成デー タは、インデックスレジスタより1ワード位置先にマッ ピングされ得る構成データレジスタのアドレスに対して 適切なサイクルを実行することにより指定された構成レ ジスタへ書込/読出され得る。



【特許請求の範囲】

コンピュータシステムのための電力管理 【請求項1】 ユニットであって、

1

前記電力管理ユニットの動作のモードを設定するための 構成情報を記憶することができる複数個の構成レジスタ と、

前記複数個の構成レジスタの各々に結合され、前記複数 個の構成レジスタの1つを能動化するインデックスデコ ーダと、

前記インデックスデコーダに結合され、かつ前記複数個 10 の構成レジスタの前記1つのどれが前記インデックスデ コーダにより能動化されるかを制御するインデックス値 を記憶することができるインデックスレジスタと、

前記インデックスレジスタのアドレス位置を設定する値 を記憶することができるプログラムレジスタと、

前記プログラムレジスタおよび前記インデックスレジス タに結合される制御ユニットとを含み、前記制御ユニッ トは、前記インデックスレジスタの前記アドレス位置に 対する書込サイクルに応答して、インデックス値が前記 インデックスレジスタ内にラッチされるのを引起こすこ 20 とができる、電力管理ユニット。

【請求項2】 前記プログラムレジスタは、前記コンピ ュータシステムの構成空間内にマッピングされる、請求 項1に記載の電力管理ユニット。

【請求項3】 前記インデックスレジスタは、前記コン ピュータシステムのI/O空間内にマッピングされる、 請求項1に記載の電力管理ユニット。

【請求項4】 前記制御ユニットは、構成データレジス タの位置に対する書込サイクルに応答して、構成データ が前記複数個の構成レジスタの前記1つにラッチされる 30 コンピュータシステム。 のをさらに引起こすことができる、請求項1に記載の電 力管理ユニット。

【請求項5】 前記複数個の構成レジスタに結合される 電力管理制御ユニットをさらに含み、前記電力管理制御 ユニットは、システムクロック信号およびCPUクロッ ク信号の周波数を制御するための複数個のクロック制御 ラインを含む、請求項1に記載の電力管理ユニット。

【請求項6】 前記電力管理制御ユニットに結合される システムモニタをさらに含み、前記システムモニタは、 選択されたシステムアクティビティの発生を検出するこ 40 とができる、請求項5に記載の電力管理ユニット。

【請求項7】 前記制御ユニットは、前記プログラムレ ジスタにラッチングイネーブル信号をアサートすること がさらに可能である、請求項1に記載の電力管理ユニッ ١.

【請求項8】 コンピュータシステムであって、 処理ユニットと、

前記処理ユニットに結合されるシステムバスと、 前記システムバスに結合される電力管理ユニットとを含 み、

前記電力管理ユニットは、

前記電力管理ユニットの動作のモードを設定するための 構成情報を記憶することができる複数個の構成レジスタ

前記複数個の構成レジスタの各々に結合され、前記複数 個の構成レジスタの1つを能動化するインデックスデコ

前記インデックスデコーダに結合され、かつ前記複数個 の構成レジスタの前記1つのどれが前記インデックスデ コーダにより能動化されるかを制御するインデックス値 を記憶することができるインデックスレジスタと、

前記インデックスレジスタのアドレス位置を設定する値 を記憶することができるプログラムレジスタと、

前記プログラムレジスタおよび前記インデックスレジス タに結合される制御ユニットとを含み、前記制御ユニッ トは、前記インデックスレジスタの前記アドレス位置に 対する書込サイクルに応答して、インデックス値が前記 インデックスレジスタ内にラッチされるのを引起こすこ とができる、コンピュータシステム。

【請求項9】 前記プログラムレジスタは、前記コンピ ュータシステムの構成空間内にマッピングされる、請求 項8に記載のコンピュータシステム。

【請求項10】 前記インデックスレジスタは、前記コ ンピュータシステムのI/O空間内にマッピングされ る、請求項8に記載のコンピュータシステム。

【請求項11】 前記制御ユニットは、構成データレジ スタの位置に対する書込サイクルに応答して、構成デー タが前記複数個の構成レジスタの前記1つにラッチされ るのをさらに引起こすことができる、請求項8に記載の

【請求項12】 前記電力管理ユニットは、前記複数個 の構成レジスタに結合される電力管理制御ユニットをさ らに含み、前記電力管理制御ユニットは、システムクロ ック信号およびCPUクロック信号の周波数を制御する 複数個のクロック制御ラインを含む、請求項8に記載の コンピュータシステム。

【請求項13】 前記電力管理ユニットは、前記電力管 理制御ユニットに結合されるシステムモニタをさらに含 み、前記システムモニタは、選択されたシステムアクテ ィビティの発生を検出することができる、請求項12に 記載のコンピュータシステム。

【請求項14】 前記制御ユニットは、前記プログラム レジスタにラッチングイネーブル信号をアサートするこ とがさらに可能である、請求項8に記載のコンピュータ システム。

【請求項15】 コンピュータシステムの電力管理ユニ ット内の複数個の構成レジスタをアクセスする方法であ って、

インデックスレジスタのアドレス位置を設定する値をプ 50 ログラムレジスタ内に記憶するステップと、

前記インデックスレジスタの前記アドレス位置に対して 書込サイクルを実行することにより、前記インデックス レジスタ内にインデックス値を記憶するステップと、 前記インデックス値に従って前記複数個の構成レジスタ の1つを能動化するステップと、

前記複数個の構成レジスタの前記1つに構成データを書 込むステップとを含む、方法。

【請求項16】 前記プログラムレジスタ内に値を記憶する前記ステップは、前記コンピュータシステムの構成アドレス空間内で審込サイクルを実行するステップを含 10む、請求項15に記載の方法。

【請求項17】 前記インデックスレジスタ内にインデックス値を記憶する前記ステップは、前記コンピュータシステムのI/Oアドレス空間内で書込サイクルを実行するステップを含む、請求項16に記載の方法。

【発明の詳細な説明】

[0001]

【発明の分野】この発明は、コンピュータシステムに関し、より特定的には、内部構成レジスタを含む電力管理 ユニットに関する。

[0002]

【関連技術の説明】コンピュータシステム内の周辺デバイスは、典型的には複数個のいわゆる「構成」レジスタを含む。特定の周辺デバイス内の構成レジスタは、デバイスのユーザプログラマブルオペレーティングパラメータを制御する構成データを記憶するために与えられる。たとえば構成レジスタは、継続中のデータ転送の方向(すなわち、メモリから I / Oまたは I / Oからメモリ)、転送されるべきバイト数などを制御するためにDMA(直接メモリアクセス)コントローラ内で用いられ 30得る。同様に構成レジスタは、とりわけ、プログラマブル期間を設定するためにタイマ内で、かつ様々な割込ソースの優先順位および/またはマスキングを設定するために割込コントローラ内で用いられ得る。

【0003】特定の周辺デバイスの構成レジスタは典型的には、I/O空間内に予め定められたアドレスを有するインデックスレジスタにオフセット値を最初に書込むことによって、ホストプロセッサによりアクセスされる。オフセット値は、特定の構成レジスタが書込まれているまたは読出されていることを示す。たとえば、8ビ 40ットからなるオフセット値は、256個までの異なる構成レジスタのいずれかを選択するために用いられ得る。指定された構成レジスタ(インデックスレジスタのオフセット値によって示される)に構成データを実際に書込むために、I/O書込サイクルが、典型的にはインデックスレジスタのワード位置より1ワード位置先である

「構成データレジスタ」位置と呼ばれるアドレス位置に対して実行される。これにより、インデックスレジスタのオフセット値によって示される物理的な構成レジスタが書込まれる。指定された構成レジスタに対する読出動 50

作は、同様の態様で達成される。そのようなインデックス技術を用いることにより、周辺デバイス内の複数個の構成レジスタが、たとえばコンピュータシステムの I / Oアドレス指定可能な空間内の 2 ワード位置のみを占める間に、選択的に書込まれまたは読出され得る。

【0004】電力管理ユニットは典型的には、複数個の構成レジスタを用いて、電力管理モード、タイムアウト値などを制御する。典型的なシステムでは、電力管理ユニットの構成レジスタは、上述のものと同様のインデックス機構を用いることによりアクセスされる。しかしながら、インデックスレジスタアドレスおよび対応する構成データレジスタアドレスが、コンピュータシステム内で用いるために必要な他の周辺デバイスのI/Oマッピングと競合するI/Oアドレス値を有する場合に、問題が生じる。そのような状況が生じると、電力管理ユニットまたは競合する周辺デバイスがシステムから除去されなければならない。これは、コンピュータシステムの全体の柔軟性を制限してしまう。

[0005]

20

【発明の概要】上記で概略を述べた問題は、この発明に 従う構成レジスタをアクセスするプログラマブルインデ ックスレジスタを含む電力管理ユニットによって、大部 分は解決される。1つの実施例では、電力管理ユニット は、電力管理ユニットの様々なオペレーショナルパラメ ータ、たとえばクロック制御および電力制御パラメータ を設定するための構成情報を記憶する複数個の構成レジ スタを含む。プログラムレジスタは、コンピュータシス テムの構成空間内でマッピングされ、かつインデックス レジスタのI/Oアドレスを設定する値を記憶するため に用いられる。プログラムレジスタは、電力管理ユニッ トの初期設定の間に書込まれ、かつ予め定められたデフ オルト値と関連し得る。一旦プログラムレジスタがイン デックスレジスタのI/Oアドレスを表わす値で設定さ れると、構成レジスタへのアクセスは、インデックスレ ジスタにオフセット値を最初に書込むことによって達成 される。その後、構成データは、インデックスレジスタ のワード位置より1ワード位置先にマッピングされ得 る、構成データレジスタのアドレスに対して適切なサイ クルを実行することによって、指定された構成レジスタ に書込まれまたはそれから読出され得る。プログラマブ ルインデックスレジスタの結果として、コンピュータシ ステムのI/O空間内の構成データレジスタおよびイン デックスレジスタのアドレスは、ソフトウェアによって 特定されることができ、こうして、システム設計者に、 コンピュータシステム内に組入れられる他の周辺デバイ スの選択に関して、より大きい柔軟性を可能にする。 【0006】概して、この発明は、電力管理ユニットの

【0006】概して、この発明は、電力管理ユニットの 動作のモードを設定するための構成情報を記憶すること ができる複数個の構成レジスタを含む、コンピュータシ ステムのための電力管理ユニットを企図する。電力管理 ユニットは、構成レジスタの各々に結合され、構成レジスタの一つを能動化するインデックスデコーダと、インデックスデコーダに結合され、かつどの構成レジスタがインデックスデコーダにより能動化されるかを制御するインデックス値を記憶することができるインデックスレジスタとをさらに含む。電力管理ユニットは、インデックスレジスタのアドレス位置を設定する値を記憶することができるプログラムレジスタと、プログラムレジスタおよびインデックスレジスタに結合される制御ユニットとを最終的には含む。制御ユニットは、インデックスレジスタのアドレス位置に対する書込サイクルに応答して、インデックス値がインデックスレジスタ内にラッチされることを引起こすことができる。

【0007】この発明は、処理ユニットと、処理ユニッ トに結合されるシステムバスと、システムバスに結合さ れる電力管理ユニットとを含むコンピュータシステムを さらに企図する。電力管理ユニットは、電力管理ユニッ トの動作のモードを設定するための構成情報を記憶する ことができる複数個の構成レジスタと、構成レジスタの 各々に結合され、一つの構成レジスタを能動化するイン 20 デックスデコーダと、インデックスデコーダに結合さ れ、かつどの構成レジスタがインデックスデコーダによ り能動化されるかを制御するインデックス値を記憶する ことができるインデックスレジスタとを含む。電力管理 ユニットは、インデックスレジスタのアドレス位置を設 定する値を記憶することができるプログラムレジスタ と、プログラムレジスタおよびインデックスレジスタに 結合される制御ユニットとをさらに含む。制御ユニット は、インデックスレジスタのアドレス位置に対する書込 サイクルに応答して、インデックス値がインデックスレ 30 ジスタ内にラッチされることを引起こすことができる。

【0008】この発明は、コンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法を最終的には企図しており、この方法は、インデックスレジスタのアドレス位置を設定する値をプログラムレジスタ内に記憶するステップと、インデックスレジスタのアドレス位置に対して書込サイクルを実行することによりインデックスレジスタ内にインデックス値を記憶するステップと、インデックス値に従って複数個の構成レジスタの1つを能動化するステップとを含む。この方40法は、複数個の構成レジスタの1つに構成データを書込む最後のステップを含む。

【0009】この発明の他の目的および利点は、次の詳細な説明を読みかつ添付の図面を参照すると明らかになるであろう。

【0010】この発明には、様々な変形例および代替の 形態が可能であるが、その特定の実施例を例として図面 に示し、かつここに詳細に説明する。しかしながら、そ の図面および詳細な説明は、この発明を開示される特定 の形態に限定することを意図せず、それどころかその意 50

図は、前掲の特許請求の範囲により規定されるこの発明 の精神および範囲内にあるすべての変形例、均等物およ び代替例をカバーすることである。

6

[0011]

【詳細な説明】さて図面を参照すると、図1は、システムバス106を介して電力管理ユニット104に結合されるマイクロプロセッサ(CPU)102を含むコンピュータシステム100のブロック図である。マイクロプロセッサ102は、予め定められた命令セットを実現するデータ処理ユニットである。例示的な処理ユニットは、とりわけモデル80386および80486マイクロプロセッサを含む。システムバス106は、たとえばPCIローカルバスを例示する。しかしながら、ISAまたはEISAバス標準などの他のバス標準が、代替として用いられ得ることが理解される。

【0012】概して、電力管理ユニット104は、コン ピュータシステム100内の電力を管理するために与え られる。電力管理ユニット104は、キーボードアクテ ィビティ、バスアクティビティ、および割込アクティビ ティなどの様々なシステムアクティビティをモニタする ことができるシステムモニタ107を含む。電力管理制 御ユニット108は、システムモニタ107に結合さ れ、かつライン110および111に1組の電力制御お よびクロック制御信号を発生する。クロック制御信号 は、たとえばCPUクロック信号およびシステムクロッ ク信号の発生および周波数を制御する。電力制御信号 は、様々な周辺デバイス(図示せず)への電力の印加を 制御するために用いられる。システムモニタ107およ び電力管理制御ユニット108の例示的な実現例は、た とえば、スミス (Smith) 他の米国特許第5, 167, 024号と、同日出願のゲファート (Gephardt) 他によ る「コンピュータシステムおよびコンピュータシステム 内の電力を管理するための方法」("Power Management Architecture for Optimal Flexibility ") と題され かつ同一の譲受人に譲渡された同時係属中の特許出願と に記載される。これらの文献は、全体を引用によりここ に接用する。

【0013】電力管理ユニット104は、電力管理制御ユニット108に結合される構成レジスタユニット120と、システムバス106に結合される制御ユニット122とをさらに含む。プログラムレジスタ124およびインデックスレジスタ126は、システムバス106にさらに結合される。インデックスデコーダ128は、構成レジスタユニット120に結合されて最終的に示される

【0014】構成レジスタユニット120は、電力管理制御ユニット108の動作を制御する構成情報を記憶するために複数個の構成レジスタ120A-120Hの幾つかのものが、電力管理制御ユニット108の状態を表わす情報を

記憶するためにさらに用いられ得ることが注目される。
たとえば、構成レジスタ120A-120Hは、システムモニタ107によって検出される選択されたシステムアクティビティに対する電力管理制御ユニット108の応答を制御する構成情報でむまれ得る。構成情報は、特定の電力管理モードの間にどの周辺デバイス(図示せず)をパワーダウンするかをさらに制御することができ、かつ特定の管理モードの間に選択されたクロック信号の周波数を制御することができる。構成情報はまた、電力管理制御ユニット108と関連する幾つかのタイム 10アウト値、たとえばシステムアクティビティが検出されないときに電力減少モードに入ることを制御するタイムアウト値などを制御し得る。構成レジスタは最終的には、状態情報、たとえば電力管理制御ユニット108の現在のモードなどを記憶し得る。

【0015】プログラムレジスタ124は、コンピュー タシステム100の構成空間内の予め定められた位置に マッピングされ、かつコンピュータシステム100のI /O空間内のインデックスレジスタ126のアドレス値 を設定するパラメータを記憶するために与えられる。コ 20 ンピュータシステム100の初期設定の間に、システム プログラマは、インデックスレジスタ126のための所 望のアドレス値をプログラムレジスタ124に書込み得 る。これは、プログラムレジスタ124がマッピングさ れる構成空間の予め定められたアドレスに対して書込サ イクルを実行することにより達成される。そのようなサ イクルの結果として、電力管理ユニット104へのID SEL信号は、対応するアドレスおよび制御信号ととも にシステムバス106で駆動される。制御ユニット12 2は、応答してプログラムレジスタ124にラッチング 30 イネーブル信号を与え、システムバス106のデータラ インのインデックスアドレス値がプログラムレジスタ1 24内にラッチされることを引き起こす。

【0016】インデックスレジスタ126は、インデッ クスデコーダ128が示す特定の構成レジスタ120A -120Hを制御するインデックス値を記憶するために 与えられる。インデックスレジスタ126は、プログラ ムレジスタ124内の値により特定されるアドレス位置 に対してI/O書込サイクルを実行することによって、 インデックス値で書込まれ得る。そのような I / O 書込 40 サイクルに応答して、制御ユニット122は、ラッチン グイネーブル信号をインデックスレジスタ126に与 え、これは、システムパス106のデータラインで駆動 されるインデックス値がインデックスレジスタ126内 にラッチされることを引き起こす。インデックスデコー ダ128は、インデックスレジスタ126のインデック ス値をデコードするデコーディング回路であり、したが って構成レジスタ120A-120Hの別個のイネーブ ル入力に結合されるライン140A-140Hの1つに イネーブル信号をアサートする。一旦所望のインデック 50

ス値がインデックスレジスタ126内に記憶されると、インデックスデコーダ128により示される特定の構成レジスタ120A-120H(すなわち能動化される構成レジスタ)は、インデックスレジスタ126のアドレス位置に対してI/O書込サイクルを実行することによって、構成データで書込まれ得る。そのようなI/O書込サイクルに応答して、制御コニット122は、ライン142にライトイネーブル信号をアサートし、これは、システムバス106からの構成データが指定された構成レジスタ120A-120H内に記憶されることを引き起こす。同様のI/O読出サイクルが実行されることができ、制御コニット122は(ライン144を介して)、指定された構成レジスタスより構成レジスタの状態を読出す。

8

【0017】図2は、コンピュータシステム100の構 成空間202およびI/O空間204の部分を図示する 図である。図に図示されるように、プログラムレジスタ 124は、コンピュータシステム100の構成空間内の 予め定められた位置にマッピングされる。図示される例 では、40ヘキサデシマルの値がプログラムレジスタ1 24内に記憶される。こうして、これは、インデックス レジスタ126のI/Oアドレスと、構成データレジス タの対応するアドレスとを設定する。すなわち、インデ ックスレジスタ126へのアクセスは、40hのI/O アドレスに対して行なわれなければならず、一方構成デ ータレジスタへのアクセスは、42hのI/Oアドレス に対して行なわれなければならない。一旦値40hがプ ログラムレジスタ124内に記憶されると、40hのI /O位置に対する I/O書込サイクルは、インデックス レジスタ126内にインデックス値を記憶する。アドレ ス位置42hに対するその後のI/O書込サイクルは、 次に実行され、インデックス値により示される特定の構 成レジスタ120A-120Hに構成データを書込む。 状態情報は、同様の態様で構成レジスタ120A-12 OHから読出され得る。プログラムレジスタ124を与 えることにより、インデックスレジスタ126のアドレ スと、対応する構成データレジスタのアドレス(この実 施例では、インデックスレジスタの特定のアドレスより 常に1ワード位置先である)とは、ユーザによりプログ ラムされることができ、こうしてシステムプログラマ が、予め定められた I/Oアドレス位置を占める他の I /O周辺デバイスとの競合を避けるのを可能にする。

【0018】コンピュータシステム100内にマッピングされる「構成データレジスタ」アドレスが、インデックスレジスタ126のプログラムされたアドレスより1ワード位置先に位置決めされるが、構成データレジスタの位置は、インデックスレジスタに関するいかなるオフセットでも与えられ得ることが注目される。さらに、プログラムレジスタ124は、コンピュータシステム10

【0019】計算機援用設計ツールが、制御ユニット122を順序論理回路に縮小するために用いられ得ることがさらに注目される。例示的な計算機援用設計ツールは、動作言語ベリログ(Verilog)とVHSICハードウェア記述言語とを含む。

【0020】多数の変更例および変形例は、上述の開示が十分に評価されると、当業者には明らかになるであろ 10 う。たとえば、いかなる数の構成レジスタも電力管理ユニット内に与えられ得ることが理解される。前掲の特許請求の範囲は、そのような変更例および変形例をすべて含むように解釈されることが意図される。

【図面の簡単な説明】

【図1】この発明に従う構成レジスタをアクセスするためにプログラマブルインデックスレジスタを含む電力管理ユニットを用いるコンピュータシステムのブロック図である。


10

【図2】この発明に従う電力管理ユニットを用いるコンピュータシステムの構成および I / O空間を図示する図である。


【符号の説明】

- 100 コンピュータシステム
-) 104 電力管理ユニット
- 120A-120H 構成レジスタ
 - 122 制御ユニット
 - 124 プログラムレジスタ
 - 126 インデックスレジスタ
 - 128 インデックスデコーダ

【図1】



【図2】



フロントページの続き

(72)発明者 マイケル・ティ・ウィゾー アメリカ合衆国、78729 テキサス州、オースティン、クッパー・クリーク、9815、ナンバー・922 (72)発明者 リタ・エム・オブライエン アメリカ合衆国、78749 テキサス州、オ ースティン、サローマ、4608